現(xiàn)在已經(jīng)有10nm和7nm的全節(jié)點(diǎn)工藝，正在研發(fā)5nm和3nm工藝。同時(shí)引入了越來(lái)越多的半節(jié)點(diǎn)或“node-let”技術(shù)，包括12nm，11nm，8nm，6nm和4nm。

 

Node-let在全節(jié)點(diǎn)工藝的基礎(chǔ)上發(fā)展而來(lái)。比如，12nm和11nm比16nm/14nm的版本稍先進(jìn)，8nm和6nm與7nm屬于相同類別。

 

節(jié)點(diǎn)名稱不像以前那樣直接反映晶體管的實(shí)際尺寸。一些芯片制造商通過(guò)大肆吹捧節(jié)點(diǎn)名稱來(lái)顯示其在工藝競(jìng)賽中的龍頭地位。事實(shí)上，其中的數(shù)字是隨意定義的，許多業(yè)內(nèi)人士?jī)H把它們當(dāng)作營(yíng)銷術(shù)語(yǔ)。

 

節(jié)點(diǎn)的數(shù)字很容易理解。對(duì)于代工廠客戶來(lái)說(shuō)，挑戰(zhàn)在于決定使用哪個(gè)工藝進(jìn)行設(shè)計(jì)以及是否可以提供價(jià)值。隨著IC設(shè)計(jì)成本的增加，客戶不再能負(fù)擔(dān)得起每個(gè)節(jié)點(diǎn)開(kāi)發(fā)一個(gè)新的芯片。西門子（Siemens）旗下Mentor的總裁兼首席執(zhí)行官Wally Rhinesyu 說(shuō)，“所以你必須比較和選擇，了解自己的需求和代工廠的能力。”

 

對(duì)于代工廠來(lái)說(shuō)，難度在于拓展所有這些新工藝，新的10nm和7nm工藝預(yù)計(jì)將在2018年進(jìn)行大批量生產(chǎn)，新工藝是當(dāng)前16nm / 14nm finFET晶體管的縮小版，并且更加復(fù)雜。finFET中，電流的控制是通過(guò)將柵極加到鰭的三個(gè)面上實(shí)現(xiàn)的。

 

                      

                                                   圖1：FinFET與平面晶體管  

 

第一代10nm / 7nm工藝將采用光刻和多圖案成形設(shè)計(jì)（multiple patterning），引入了更多的掩膜層和更小的特征尺寸。缺陷更難被發(fā)現(xiàn)。10nm/7nm的工藝中不同制造設(shè)備的差異也變得更難處理。

 

顯然，這個(gè)行業(yè)面臨一些挑戰(zhàn)，“7nm晶圓代工產(chǎn)品的使用可能令人失望，”Gartner的分析師Samuel Wang說(shuō)，“我之所以這樣認(rèn)為，是因?yàn)樵O(shè)計(jì)者首個(gè)7nm芯片的硅成品率遠(yuǎn)遠(yuǎn)低于以前的節(jié)點(diǎn)。設(shè)計(jì)成本高，設(shè)計(jì)復(fù)雜，與合作者深入合作需求高，這些都使一次性設(shè)計(jì)成功7nm的SOC變得遙不可及。”

 

一段時(shí)間后，芯片制造商發(fā)現(xiàn)有可能會(huì)解決這個(gè)問(wèn)題。之后，為了簡(jiǎn)化這個(gè)過(guò)程，供應(yīng)商希望在7nm和/或5nm工藝的第二階段加入極紫外（EUV）光刻。但是，EUV也存在一些挑戰(zhàn)。

 

FinFET預(yù)計(jì)將縮小至5nm。 除此之外，芯片制造商正在研究各種下一代晶體管類型。 客戶也正在評(píng)估其他選項(xiàng)，如高級(jí)包裝。

 

總的來(lái)看，全節(jié)點(diǎn)工藝周期從傳統(tǒng)的2年增加至2.5到3年。盡管如此，在全節(jié)點(diǎn)和半節(jié)點(diǎn)技術(shù)基礎(chǔ)上，業(yè)界面臨著以更快速度提供更多更復(fù)雜技術(shù)的壓力。應(yīng)用材料（Applied Materials）半導(dǎo)體產(chǎn)品集團(tuán)高級(jí)副總裁Prabu Raja說(shuō)，“這個(gè)行業(yè)正在快速地發(fā)展，客戶每年都在推動(dòng)我們?cè)诟鱾€(gè)方面做出新的改變。”



本文關(guān)鍵詞：晶圓

相關(guān)文章：全球首座5nm芯片工廠坐落于臺(tái)灣

---